Обзор процессоров и шин ПВМ начиная с 386 машин
║ (системный)
║ ║ └─┬───┘
║
│ │ │ │
║ ввод-вывод
║ ║ │ ║ ║
│ │ │ │
╚═╤═══════════════╝
╚════════════╪══════════╝
│ │ │ │
│ │
│ │ │ │
│ │ │ │ │
│а
│б │в │г │а
│б │в │г │
│ │ │ │
│ │ │ │ │
│ │ │ │
══════════╧════╧════════════════╧════╧══════════════════════════
Шина
Рис. 7
Буквами
обозначено:
а - Подтверждение;
б - Данные; в - Ад-
рес;
г - Команда;
-
35 -
Ведомые
выполняют лишь
функции получателей
в процессе
реа-
лизации
запросов на
передачу данных.
Ведомые декодируют
состо-
яние
адресных линий
и действуют
в соответствии
с сигналами
уп-
равления
от ведущих.
На рис. 7 изображены
примеры ведущих
и
ведомых
на магистрали
MULTIBUS.
5.3
Операции на
магистрали
Система
MULTIBUS допускает
наличие нескольких
ведущих на
магистрали,
каждый из которых
захватывает
магистраль
по мере
возникновения
необходимости
в передаче
данных. Ведущие
осу-
ществляют
захват магистрали
с помощью
специальной
последова-
тельности
обмена. В эту
последовательность
входят шесть
сигна-
лов,
позволяющих
ведущему определять,
свободна ли
магистраль
и
нет ли запросов
на ее захват
от других ведущих
с более высо-
ким
приоритетом,
а также захватывать
и освобождать
магистраль.
Арбитраж
приоритетов.
Система предусматривает
две схемы ар-
битража
приоритетов:
последовательную
и параллельную.
В после-
довательной
схеме приоритет
ведущего
определяется
с помощью
последовательной
цепочки, в которой
выход разрешения
от каждо-
го
модуля соединяется
с входом разрешения
модуля с более
низ-
ким
приоритетом.
На одном конце
цепочки оказывается
модуль с
наивысшим
приоритетом,
на другом конце
- с наинизшим.
Приоритет
в последовательной
схеме определяется
при каждом
запросе
магистрали.
Если магистраль
не захвачена
ведущим с бо-
лее
высоким или
равным приоритетом,
запрос данного
ведущего
удовлетворяется.
Число ведущих,
обьединенных
последовательной
цепочкой,
ограничено
временем прохождения
по цепочке
сигнала
-
36 -
приоритета,
которое не
должно превышать
длительности
цикла ма-
гистрали.
Если используется
частота 10 МГц,
в цепочке может
быть
не более трех
ведущих.
В
параллельной
схеме доступом
к магистрали
ведает специаль-
ный
арбитр. При
этом определение
очередного
ведущего на
ма-
гистрали
производится
на основе списка
фиксированных
приорите-
тов
или каким-то
другим способом,
заданны в системе.
На рис. 6
показана
одна из схем
параллельного
арбитража.
5.4
Архитектура
магистрали
В
магистраль
MULTIBUS входят 16 линий
данных, 20 адресных
линий,
8 линий многоуровневых
прерываний,
а также линии
управ-
ления
и арбитража.
Такое большое
количество
линий позволяет
одновременно
использовать
в системе и 8-
и 16-разрядные
веду-
щие
модули.
Система
MULTIBUS использует
собственный
тактовый генератор,
независимый
от тактовых
генераторов
обьединяемых
модулей. На-
личие
независимого
генератора
позволяет
использовать
магист-
раль
ведущими с
различными
тактовыми
частотами,
причем они мо-
гут
выходить на
магистраль
асинхронно
по отношению
друг к дру-
гу.
-
37 -
Рис.8
┌──────────┐
┌────┼───┐
│ Выходы
для других
│ │ │
│ ведущих
│ │
┌┴┴┴┴┴┴┴┴┐
│ │
├12345678│
│ │
├────────┤
Арбитр
│ │ │
│ магистрали
│ │
│12345678│
│ │
└┬┬┬┬┬┬┬┬┘
Выходы
для других
┌─ ─ ─ ─
─ ─ ─ ─│ ─ ─│ ─
│─ ─ ─ ┘ ведущих
│ │ │
┌┘ └─ ─ ─ ─ ─ ─
─ ─ ── ─ ─┐
└────┼──────────────────────────┬──────────────────────┐
│┌─────────────────┐
│ │ ┌─────────────────┐
│ ┌─────────────────┐│
│ Ведущий
│ │ │ Ведущий
│ │ │Ведущий
││
└┤ Вход
разрешения
│ │ └─ ─┤ Вход
разрешения
│ │ └─┤Вход
разрешения
││
│ приоритета
│ │ │ приоритета
│ │ │приоритета
││
│ Запрос
├─┘ │ Запрос
├─┘ │ Запрос
├┘
│ магистрали│
│ магистрали│
│ магистрали
│
└─────────────────┘
└─────────────────┘
└─────────────────┘
Приоритет
8 Приоритет
1 Промежуточный
(низший)
(высший)
приоритет
(между
1 и 8)
Принципы
арбитража в
системе MULTIBUS позволяют
медленным ве-
дущим
равноправно
конкурировать
за захват
магистрали.
Однако
-
38 -
после
того, как модуль
захватил магистраль,
скорость передачи
определяется
возможностями
передающего
и принимающего
модулей.
Основное
назначение
магистрали
MULTIBUS в обеспечении
кана-
ла
для передачи
данных между
модулями,
подключенными
к шине.
Система
позволяет
использовать
платы с различными
возможностя-
ми,
изменять ширину
шин данных и
адресов ввода-вывода,
уста-
навливать
атрибуты прерываний.
Для
реализации
мультипроцессорных
возможностей
системы,
построенной
на основе МП
80386, и для увеличения
ее производи-
тельности
разработана
магистраль
MULTIBUS II. В новую архитек-
туру
включена передача
сообщений,
способствующая
повышению
производительности
мультипроцессорной
системы. При
использова-
нии
передачи сообщений
все пересылки
по магистрали
выполняются
с
максимально
возможной
скоростью
пакетами
32-разрядных
дан-
ных.
В
дополнение
к передаче
сообщений
модули платы
MULTIBUS II
обеспечивают
виртуальные
прерывания,
географическую
адресацию
и
распределенный
арбитраж. При
наличии виртуальных
прерываний
один
процессор может
выполнять
запись в специальные
ячейки па-
мяти
другого процессора,
что почти
неограничено
увеличивает
гибкость
механизма
прерываний.
Географическая
адресация,
реализуемая
с помощью смонтиро-
ванных
на плате регистров
межкомпонентных
соединений,
обеспе-
чивает
пространство
межкомпонентных
соединений
для программных
конфигураций
законченных
комплексных
систем. Распределенный
арбитраж
предоставляет
модулям MULTIBUS II
столько отдельных
уровней
арбитража,
сколько в системе
имеется плат
(или гнезд).
В
этом случае
все платы в
системе имеют
одинаковый
приоритет
-
39 -
относительно
времени доступа
к магистрали,
что предотвращает
блокирование
плат с низким
приоритетом
ведущими платами
высо-
кой
производительности.
Ключевым
вопросом при
построении
систем на основе
магистра-
ли
MULTIBUS является
нахождение
оптимального
соотношения
между
требуемыми
и фактическими
характеристиками.
Для каждого
эле-
мента
характерно
индивидуальное
множество
присущих ему
харак-
теристик.
Взаимодействие
двух таких
элементов
ограничивается