Реферат: Синтез цифрового конечного автомата Мили

Название: Синтез цифрового конечного автомата Мили
Раздел: Рефераты по радиоэлектронике
Тип: реферат

Министерство науки, высшей школы и технической политики Российской Федерации.

Новосибирский Государственный

Технический Университет.

Расчётно-графическая работа по схемотехнике.

Синтез цифрового конечного автомата Мили.

Вариант №3.

Факультет: АВТ.

Кафедра: АСУ.

Группа: А-513.

Студент: Борзов Андрей Николаевич.

Преподаватель: Машуков Юрий Матвеевич.

Дата: 20 мая 1997 года.

Новосибирск – 1997.

Синтез цифрового конечного автомата Мили.

Построение графа конечного автомата.
Для заданного графа составить таблицу переходов и таблицу выходов.
Составляется таблица возбуждения памяти автомата.
Синтезируется комбинационная схема автомата.
Составить полную логическую схему автомата на указанном наборе элементов или базисе.
Составить электрическую схему на выбранном наборе интегральных микросхем.

Вариант №3.

RS - триггер.

Базис LOGO (ЛОГО).

Вершина графа	a₁		a₂		a₃		a₄
Сигнал	Z_i	W_j	Z_i	W_j	Z_i	W_j	Z_i	W_j
Дуга из вершины	1234	1234	1234	1234	1234	1234	1234	1234
Соответствующие дугам индексы сигналов	0024	0034	2014	2013	0032	0042	0400	0100

1. Построение графа.

Z₂W₂

a1 a2

Z₄W₄Z₁W₁

Z₂W₃ Z₄W₃

Z₄W₁

Z₃W₄

a3 a4

Z₂W₂

Таблицы переходов.

a(t+1)=d[a(t); z(t)]

Сост. вх.	a₁	a₂	a₃	a₄
Z₁	ѕ	a₃	ѕ	ѕ
Z₂	a₃	a₁	a₄	ѕ
Z₃	ѕ	ѕ	a₃	ѕ
Z₄	a₄	a₄	ѕ	a₂

W(t)=l[a(t); z(t)]

Сост. вх.	a₁	a₂	a₃	a₄
Z₁	ѕ	W₁	ѕ	ѕ
Z₂	W₃	W₂	W₂	ѕ
Z₃	ѕ	ѕ	W₄	ѕ
Z₄	W₄	W₃	ѕ	W₁

2. Определение недостающих входных данных.

Для этого используем

K=4 [a_k]

P=4 [Z_i]

S=4 [W_j]

Определяем число элементов памяти:

r і log₂K = 2

Число разрядов входной шины:

n і log₂P = 2

Число разрядов выходной шины:

m і log₂S = 2

3. Кодирование автомата.

Внутреннее состояние		Входные шины		Выходные шины
a₁=	00	Z₁=	00	W₁=	00
a₂=	01	Z₂=	01	W₂=	01
a₃=	10	Z₃=	10	W₃=	10
a₄=	11	Z₄=	11	W₄=	11
	Q₁Q₂		x₁x₂		y₁y₂

4. С учётом введённых кодов ТП и таблицы выходов будут иметь следующий вид.

T_d

_x1x2^Q1Q2	00	01	10	11
00	ѕ	10	ѕ	ѕ
01	10	00	11	ѕ
10	ѕ	ѕ	10	ѕ
11	11	11	ѕ	01

T_l

_x1x2^Q1Q2	00	01	10	11
00	ѕ	00	ѕ	ѕ
01	10	01	01	ѕ
10	ѕ	ѕ	11	ѕ
11	11	10	ѕ	00

5. По таблицам выходов составляем уравнения логических функций для выходных сигналов y₁ и y₂, учитывая, что в каждой клетке левый бит – y₁, а правый бит – y₂.

; (1)

. (2)

Минимизируем уравнения (1) и (2).

_x1x2^Q1Q2	00	01	11	10
00	X		X	X
01	1			X
11	1	1		X
10			X	1

_x1x2^Q1Q2	00	01	11	10
00	X		X	X
01		1		1
11	1	X		X
10			X	1

; .

6. Преобразуем ТП в таблицу возбуждения памяти.

вх. сигн	Q₁	0	Q₂	0	Q₁	0	Q₂	1	Q₁	1	Q₂	0	Q₁	1	Q₂	1
x₁,x₂	R₁	S₁	R₂	S₂	R₁	S₁	R₂	S₂	R₁	S₁	R₂	S₂	R₁	S₁	R₂	S₂
00					0	1	1	0
01	0	1	–	0	–	0	1	0	0	–	0	1
10									0	–	–	0
11	0	1	0	1	0	1	0	–					1	0	0	–

7. По таблице возбуждения памяти составляем логические функции сигналов на каждом информационном входе триггера.

8. Минимизируем логические функции сигналов по пункту 7.

_x1x2^Q1Q2	00	01	11	10
00
01		X
11			1
10

_x1x2^Q1Q2	00	01	11	10
00		1
01	X	1
11
10				X

_x1x2^Q1Q2	00	01	11	10
00		1
01	1			X
11	1	1
10				X

_x1x2^Q1Q2	00	01	11	10
00
01				1
11	1	X	X
10

9. По системе уравнений минимизированных функций входных, выходных сигналов и сигналов возбуждения элементов памяти составляем логическую схему цифрового автомата.

10. Электрическая схема цифрового автомата.

Логические элементы.

К176ЛЕ5 К176ЛА8 К176ЛА7 К176ЛА9

DD1 – К176ЛЕ5

DD2 – К176ЛА8

DD3 – К176ЛА7

DD4 – К176ЛА9

DD5 – К176ТВ1

Реализуем электрическую схему на базе типовой интегральной серии микросхем К176.

Министерство науки, высшей школы и технической политики Российской Федерации.

Новосибирский Государственный

Технический Университет.

Расчётно-графическая работа по схемотехнике.

Синтез цифрового конечного автомата Мили.

Вариант №2.

Факультет: АВТ.

Кафедра: АСУ.

Группа: А-513.

Студент: Бойко Константин Анатольевич.

Преподаватель: Машуков Юрий Матвеевич.

Дата: 24 апреля 1997 года.

Новосибирск – 1997.

Синтез цифрового конечного автомата Мили.

Построение графа конечного автомата.
Для заданного графа составить таблицу переходов и таблицу выходов.
Составляется таблица возбуждения памяти автомата.
Синтезируется комбинационная схема автомата.
Составить полную логическую схему автомата на указанном наборе элементов или базисе.
Составить электрическую схему на выбранном наборе интегральных микросхем.

Вариант №2.

RS - триггер.

Базис И–НЕ.

Вершина графа	a₁		a₂		a₃		a₄
Сигнал	Z_i	W_j	Z_i	W_j	Z_i	W_j	Z_i	W_j
Дуга из вершины	1234	1234	1234	1234	1234	1234	1234	1234
Соответствующие дугам индексы сигналов	1020	4010	0403	0404	4320	4240	2043	3032

1. Построение графа.

Z₁W₄

Z₃W₄

a₁ a₂

Z₂W₁

Z₄W₃ Z₄W₄

Z₂W₄

a₄ a₃Z₄W₄

Z₂W₃ Z₃W₂

Z₃W₂

Таблицы переходов.

a(t+1)=d[a(t); z(t)]

Сост. вх.	a₁	a₂	a₃	a₄
Z₁	a₁	—	—	—
Z₂	a₃	—	a₁	a₄
Z₃	—	a₁	a₄	a₃
Z₄	—	a₃	a₃	a₂

W(t)=l[a(t); z(t)]

Сост. вх.	a₁	a₂	a₃	a₄
Z₁	W₄	—	—	—
Z₂	W₁	—	W₄	W₃
Z₃	—	W₄	W₂	W₂
Z₄	—	W₄	W₄	W₃

2. Определение недостающих входных данных.

Для этого используем

K=4 [a_k]

P=4 [Z_i]

S=4 [W_j]

Определяем число элементов памяти:

r і log₂K = 2

Число разрядов входной шины:

n і log₂P = 2

Число разрядов выходной шины:

m і log₂S = 2

3. Кодирование автомата.

Внутреннее состояние		Входные шины		Выходные шины
a₁=	00	Z₁=	00	W₁=	00
a₂=	01	Z₂=	01	W₂=	01
a₃=	10	Z₃=	10	W₃=	10
a₄=	11	Z₄=	11	W₄=	11
	Q₁Q₂		x₁x₂		y₁y₂

4. С учётом введённых кодов ТП и таблицы выходов будут иметь следующий вид.

T_d

_x1x2^Q1Q2	00	01	10	11
00	00	—	—	—
01	10	—	00	11
10	—	00	11	10
11	—	10	10	01

T_l

_x1x2^Q1Q2	00	01	10	11
00	11	—	—	—
01	00	—	11	10
10	—	11	01	01
11	—	11	11	10

5. По таблицам выходов составляем уравнения логических функций для выходных сигналов y₁ и y₂, учитывая, что в каждой клетке левый бит – y₁, а правый бит – y₂.

; (1)

. (2)

Минимизируем уравнения (1) и (2).

_x1x2^Q1Q2	00	01	11	10
00	1	X	X	X
01		X	1	1
11	X	1	1	1
10	X	1

_x1x2^Q1Q2	00	01	11	10
00	1	X	X	X
01		X		1
11	X	1		1
10	X	1	1	1

; .

6. Преобразуем ТП в таблицу возбуждения памяти .

вх. сигн	Q₁	0	Q₂	0	Q₁	0	Q₂	1	Q₁	1	Q₂	0	Q₁	1	Q₂	1
x₁,x₂	R₁	S₁	R₂	S₂	R₁	S₁	R₂	S₂	R₁	S₁	R₂	S₂	R₁	S₁	R₂	S₂
00	—	0	—	0
01	0	1	—	0					1	0	—	0	0	—	0	—
10					—	0	1	0	0	—	0	1	0	—	1	0
11					0	1	1	0	0	—	—	0	1	0	0	—

7. По таблице возбуждения памяти составляем логические функции сигналов на каждом информационном входе триггера.

Минимизируем логические функции сигналов по пункту 7.

_x1x2^Q1Q2	00	01	11	10
00	X
01				1
11			1
10		X

_x1x2^Q1Q2	00	01	11	10
00	X
01	X			X
11		1		X
10		1	1

_x1x2^Q1Q2	00	01	11	10
00
01	1		X
11		1		X
10			X	X

_x1x2^Q1Q2	00	01	11	10
00
01			X
11			X
10				1

9. По системе уравнений минимизированных функций входных, выходных сигналов и сигналов возбуждения элементов памяти составляем логическую схему цифрового автомата.