Триггеры. Понятие о триггере и классификация триггеров

7

PAGE 9

Дисциплина «Микроконтроллеры в системах управления», 3-й курс, семестр 6. Модуль 1 – Тема 8

Модуль 1 – Тема 8 Триггеры

8.1. Понятие о триггере и классификация триггеров

Триггеры – это логические устройства с памятью. Их выходные сигналы зависят не только от текущих значений входных сигналов, но и от состояния триггера в предыдущий момент времени. Такие устройства относятся к группе
последовательностных устройств. Обобщенная структура триггера показана на рис. 8.1:

Рисунок 8.1 – Обобщенная структура триггера

Триггер обязательно содержит обратные связи. На рис. 8.1 обозначены: и – установочные входы элемента памяти ( – ‘set’ – установка в «1»; – ‘reset’ – установка в «0»). Триггер имеет информационные (установочные) входы , тактовые (синхронизирующие) входы и выходы – прямой,
– инверсный. Состояние триггера определяется по сигналу : когда – говорят, что триггер находится в единичном состоянии.

Возможны более простые варианты триггеров – у них отсутствуют входы предварительной установки , также может отсутствовать схема управления.

Для классификации триггеров используют два похода: по функциональному принципу и по способу записи информации.

По функциональному принципу:

  • базовые RS-триггеры: RS-, R-, S-, E-;
  • D-триггер – триггер данных;
  • Т-триггер – счетный триггер;
  • JK-триггер – универсальный триггер.

По способу записи информации:

  • синхронные;
  • асинхронные.

В синхронных триггерах изменение состояния, т.е. запись данных с информационных входов, осуществляется только при поступлении тактирующего импульса (сигнала разрешения записи).

В асинхронных триггерах запись данных происходит непосредственно с изменением сигнала на информационных входах.

Основные особенности триггера:

  • значения сигналов на выходах Q и всегда противоположны;
  • значение сигнала на выходе принято называть состоянием триггера;
  • не все изменения сигналов на информационных входах приводят к изменению состояния триггера, т.е. триггер может находиться в режиме хранения значения, записанного ранее;
  • для триггеров типа RS некоторые состояния входов являются запрещенными, т.к. вызывают режим автогенерации (потерю устойчивости триггера).

8.2 Асинхронные триггеры

Типы асинхронных триггеров, представленные в табл. 8.1, различаются реакцией при одновременной подаче сигналов R=1 и S=1.

Таблица 8.1 – Таблица состояний асинхронных RS-триггеров

Информационные входы

Тип RS-триггера и значение выхода Q

R

S

RS-триггер

R-триггер

S-триггер

Е-триггер

0

0

0

1

1

1

1

1

1

0

0

0

0

0

1

1

х

0

1

обозначает состояние выхода после переключения (срабатывания), т.е. новое состояние триггера;

обозначает состояние выхода до переключения, т.е. предыдущее состояние триггера ;

R (reset) – вход для установки триггера в «0»;

S (set) – вход для установки триггера в «1»;

“х” – режим автогенерации, состояние триггера не определено.

В основе всех указанных триггеров асинхронного типа лежит схема простейшего RS-триггера на двух логических элементах.

Простейший RS-триггер

Схема простейшего RS-триггера может быть выполнена в двух вариантах:

  • в базисе (ИЛИ-НЕ) – схема с прямыми управляющими входами (рис. 8.2);
  • в базисе (И-НЕ) – схема с инверсными управляющими входами (рис. 8.3).

При включении питания RS-триггер устанавливается в одно из состояний произвольным образом.

Рисунок 8.2 – Реализация RS-триггера в базисе ИЛИ-НЕ (прямые входы):

а) принципиальная схема; б) таблица состояний;
в) условное обозначение на схеме; г) логические уравнения.

Рисунок 8.3 – Реализация RS-триггера в базисе И-НЕ (инверсные входы):

а) принципиальная схема; б) таблица состояний;
в) условное обозначение на схеме; г) логические уравнения.

Общее уравнение RS-триггера без привязки к базису имеет вид:

Важнейшая особенность триггера, очевидная из логических уравнений, состоит в том, что новое состояние триггера зависит как от значений входов, так и от предыдущего состояния триггера.

Поскольку переключение триггеров происходит последовательно по логическим элементам, то общее время задержки переключения равно сумме времен переключения всех логических элементов в цепочке сигнала.

Модификации RS-триггера

Основной недостаток простейшего RS-триггера – наличие входной комбинации, при которой триггер теряет устойчивость.

Простейший RS-триггер имеет несколько модификаций, цель применения которых – исключить неустойчивое состояние триггера (рис. 8.4).

Схемы R-, S- и E- триггеров несколько сложнее, но в их основе лежит схема RS-триггера.

Рисунок 8.4 – Схемы построения RS-триггеров различных типов

Е-триггер получается объединением R- и S- схем (пересекающиеся ветви для R и S сигналов с инверсией).

8.3 Тактируемые (синхронные) триггеры

Тактируемые триггеры используются чаще, так как более удобны и надежны в управлении.

Простейший синхронный RS-триггер, тактируемый уровнем сигнала, получается на основе RS-триггера путем введения тактового (синхронизирующего) входа С и двух логических элементов (рис. 8.5).

При С=0 триггер не меняет своего состояния при любых сигналах R и S.

При С=1 триггер работает как RS-триггер.

Рисунок 8.5 – RS-триггер, тактируемый уровнем сигнала С

Тактируемый уровнем D-триггер (триггер данных)

D-триггер – базовый элемент для хранения битовых данных. Этот триггер имеет один информационный вход D и тактовый вход С. Сигнал с входа D будет записан в триггер и появится на выходе Q только при наличии активного уровня сигнала на тактовом входе С (рис.8.6).

Основное достоинство D-триггера по сравнению с RS-триггером в том, что он более удобен для записи и хранения цифровых данных за счет единственного информационного входа, через который может быть установлен в “1” или “0”.

Рисунок 8.6 – Схема построения D-триггера:
а) принципиальная схема; б) условное графическое обозначение

Иногда выпускаются D-триггеры только с одним выходом – прямым или инверсным.

Логическое уравнение D-триггера записывается в виде:

,

где обозначает состояние входа D до поступления синхроимпульса C,
а обозначает состояние выхода после поступления синхроимпульса C.

Пример временной диаграммы работы D-триггера показан на рис. 8.6.

Рисунок 8.6 – Пример временной диаграммы работы D-триггера
с синхронизацией по уровню тактового импульса.

Недостаток триггера с синхронизацией по уровню тактового импульса:
в интервале действия тактового импульса все нежелательные перепады входного сигнала (т.н. «дребезг») будут записываться в триггер и появляться на его выходе, и, следовательно, влиять на работу схем, подключенных к триггеру.

D-триггер с синхронизацией по срезу тактового импульса

Кроме триггеров, тактируемых уровнем импульса, широко используются триггеры, тактируемые фронтом или срезом импульса. Эти триггеры удобнее в использовании, так как момент перепада уровня сигнала более подходит для синхронизации, чем уровень, который может быть достаточно продолжительным.

Таким образом, запись информации в триггер происходит строго в момент перепада тактового импульса из 0 в 1 (по фронту) или из 1 в 0 (по срезу).

Триггеры данного типа являются двухтактными, что обозначается как ТТ.

Рисунок 8.7 – Схемы двухтактных D-триггеров с синхронизацией по срезу:
а) графическое обозначение; в) обозначение в интегральном исполнении

Выпускаются D-триггеры в интегральном исполнении (два устройства в одной микросхеме), которые имеют также статические входы предустановки (рис. 8.7-б). Относительно активных уровней на этих входах устройство функционирует как асинхронный RS-триггер. При неактивных уровнях сигналов схема работает как тактируемый D-триггер относительно входов D и С.

По временной диаграмме работы D-триггера с синхронизацией по срезу импульса (рис. 8.8) видно, что важным достоинством такого триггера является запись информации с входа D только в момент перепада синхросигнала C из состояния «1» в состояние «0».

Рисунок 8.8 – Пример временной диаграммы работы D-триггера
с синхронизацией по срезу тактового импульса


Синхронный Т- триггер (счетный триггер)

Счетные триггеры (или Т-триггеры) реализованы только в виде схем, тактируемых срезом синхроимпульса. В триггерах этого типа имеется только один вход – счетный тактирующий вход Т (рис. 8.9).

Рисунок 8.9 – Условное обозначение (а) и таблица состояний (б) Т-триггера

Таким образом, при или триггер остается в исходном состоянии. При переходе сигнала состояние триггера инвертируется.

Переключение триггера происходит по срезу тактового импульса, т.е. частота выходных импульсов в 2 раза меньше частоты входных на линии Т
(рис. 8.10). Т-триггеры применяют в счетчиках.

Рисунок 8.10 – Временная диаграмма работы Т-триггера.

Логическое уравнение Т-триггера имеет такой вид:

.

Это выражение означает, что выход триггера принимает значение, инверсное по отношению к его состоянию до появления среза входного импульса T.

Универсальный JK-триггер

Универсальный JK-триггер – это логическая комбинация RS- и Т-триггеров. Это понятие означает, что при некоторых значениях входных сигналов устройство работает как RS-триггер, а при некоторых значениях входов – как T-триггер. Таблица состояний JK-триггера представлена на рис. 8.11.

Рисунок 8.11 – Таблица состояний JK-триггера

JK-триггеры в интегральном исполнении обычно имеют три сгруппированных по И (&) входа (установка триггера в “1”) и аналогично сгруппированных И (&) входа (установка триггера в “0”). Эти входы синхронизированы по срезу сигнала на входе С. Кроме того, такие триггерные устройства имеют статические входы предустановки и , работающие в инверсной логике. Типовое условное обозначение JK-триггера в интегральном исполнении представлено на рис. 8.12-а, пример временная диаграмма его работы – на рис. 8.12-б.

Рисунок 8.12 – Обозначение (а) и временная диаграмма (б) для JK-триггера

Тактовые импульсы С могут быть и периодическими, и единичными. Эти импульсы являются стробом записи бита информации в триггер по входам J и К.

JK-триггеры в интегральном исполнении являются универсальными устройствами, на основе которых могут быть построены основные виды триггеров. При построении триггеров различных типов за счет внешних соединений исключаются из таблицы состояний JK-триггера некоторые комбинации входных сигналов, несущественные для создаваемого триггера (рис. 8.11).

Для получения асинхронного RS-триггера достаточно использовать входы статической предустановки, а на все остальные входы статически подать “0”. Такое подключение показано на рис. 8.13-а.

При построении синхронного RS-триггера группы входов J и K соединены вместе, чтобы обеспечить одновременное поступление сигналов R и S на группы одноименных входов (8.13-б).

Для построения счетного Т-триггера (рис. 8.13-в) необходимо исключить все входные комбинации, кроме . Это достигается статической одновременной подачей «1» на все входы J и K.

Для построения схемы D-триггера (рис. 8.13-г) нужно исключить входные комбинации и , а также сформировать только один информационный вход устройства. При этом учитывается, что в оставшихся комбинациях входы J и K работают в противофазе. Это достигается за счет включения инвертора. Функциональное назначение входа D (вход данных) рассматривается относительно входа J.

Рисунок 8.13 – Построение различных триггеров на основе JK-триггера:
а) асинхронный RS-триггер; б) синхронный RS-триггер с предустановкой;
в) счетный Т-триггер; г) D-триггер.

Группы входов J и K используются индивидуально (отдельно каждая линия) для построения синхронных счетчиков (см. Модуль 1 – Тема 10).

Автор конспекта доцент каф. 301 Джулгаков В.Г.

Триггеры. Понятие о триггере и классификация триггеров