ОСНОВЫ МАТEМАТИЧEСКОЙ ЛОГИКИ 7

<< Пред. стр. 7 (из 7) След. >>

X1
X3

X6 X6
Рисунок 2.7 — Карта Карно для шести переменных
При этом принцип их составления остается прежний — с каждой новой переменной площадь карты удваивается, а новые переменные распределяются так, чтобы иметь общую площадь со всеми переменными.
Следует отметить, что изложенное геометрическое представление логических функций в виде модели логического пространства и карт Карно преследовало конкретную цель минимизации логических формул. Наглядность и достоинства такого графического представления бесспорны. Но исчерпаны ли этим все его возможности? Нельзя ли, например, отобразить логические связи между простыми высказываниями в виде простой и наглядной схемы, аналитические формулы булевой алгебры представить графически?
Если каждому простому высказыванию сопоставить отрезок прямой— "ветвь", а логическим операциям — порядок соединения ветвей, то очевидно, сложное высказывание может быть изображено графически логической схемой. Принято, логическому произведению (конъюнкции) сопоставлять последовательное соединение ветвей друг за другом, а дизъюнкции — "разветвление" отрезков, символизирующих независимые переменные логической функции. Инверсное значение переменной может быть изображено на схеме другим цветом [4], [б]. "Выращенное" таким образом логическое "дерево" будет отображать заданную булеву функцию. Можно решать и обратную задачу: получить аналитическое выражение логической формулы по графу — дереву, составленному из словесного описания условий работы управляющего устройства. Такие графические модели обладают широкими возможностями, позволяют моделировать структуру и поведение систем, решать разнообразные практические задачи, исследовать свойства и состояния систем управления и др. Исследованию и изучению свойств таких графических моделей посвящена теория графов, краткие сведения которой, необходимые для последующего перехода к рассмотрению комбинационных схем и конечных автоматов, приведены в разделе 3.

2.3 Логические элементы в устройствах цифровой
вычислительной техники
Логические элементы (ЛЭ) являются элементной базой микросхем, используемых в вычислительной технике и управляющих устройствах. Конструктивно ЛЭ объединяются в единые корпуса — интегральные микросхемы (ИМС). Под ИМС понимается микроэлектронное изделие, имеющие высокую плотность упаковки элементов и соединений между ними; при этом все элементы выполнены нераздельно и электрически соединены между собой таким образом, что изделие рассматривается как единое целое.

Таблица 2.15 — Условные графические обозначения логических элементов

УГО ЛЭ Наименование ЛЭ и логические функции

Инвертор /NOT/
(логическая операция "НЕ")

Дизъюнктор /OR/
(логическая операция "ИЛИ")

Конъюнктор /AND/
(логическая операция "И")

Под ЛЭ понимают техническое устройство, реализующее одну элемен
тарную булеву функцию.
Таблица 2.16 — Условные графические обозначения входов (выходов) ЛЭ

УГО Наименование

Прямой статический вход (выход)

Инверсный статический вход (выход)

Прямой динамический вход

Инверсный динамический вход

Не рассматривая физических явлений, лежащих в основе конструкции
ЛЭ, можно представить ЛЭ как "черный ящик" и учитывать только булеву функцию, реализуемую элементом при составлении логических схем цифровой вычислительной техники
Для составления схем вычислительной техники ГОСТ 2.743 — 82 устанавливает условные графические обозначения (УГО) ЛЭ. На схеме ЛЭ изображают прямоугольником (таблица 2.15), внутри которого ставится изображение указателя функции. Линии с левой стороны прямоугольника показывают входы, с правой — выходы элемента (таблица 2.16). Сигнал, выработанный одним ЛЭ, можно подавать на вход другого элемента, что дает возможность образовывать цепочки (схемы) из ЛЗ.
Комбинационной схемой (КС) называется схема из ЛЭ, реализующая булеву функцию или совокупность булевых функций.
Под глубиной (числом уровней) КС понимают максимальное число ЛЭ, расположенных по пути следования сигнала от входов КС к ее выходу. Глубина КС оказывает существенное влияние на быстродействие схемы, так как каждый ЛЭ обладает внутренней задержкой распространения сигнала. Одно- и двух уровневые КС обладают максимальным быстродействием. Однако они не всегда могут быть использованы, поскольку число входов реальных ЛЭ в интегральном исполнении ограничено.
Кроме основных (элементарных) ЛЭ (инвентор, дизъюнктор, коньюнктор), существуют и другие, выполняющие более сложные логические преобразования. К числу таких ЛЭ относятся элементы И-НЕ и ИЛИ-НЕ. На рнс. 2.8 приведены УГО этих элементов и КС, эквивалентные им, составленные из эле ментарных ЛЭ. УГО других ЛЭ, выпускаемых промышленностью приведены в таблице 2.17.
Элемент "И-НЕ" /NAND/
x1 x1 x1 x2
x2 x2 x1 ? x2

Элемент "ИЛИ-НЕ" /NOR/
x1 x1 x1 x2
x2 x2 x1 ? x2

Рисунок 2.8 — Условные обозначения логических элементов И-11Е и ИЛИ-НЕ
Существуют эквивалентные формы ЛЭ. Например, элементам И-НЕ и ИЛИ-НЕ, выполненным в положительной логике (прямые статические входы), эквивалентны элементы НЕ-ИЛИ и НЕ-И в отрицательной логике (инверсные входы).
Таблица 2.17 — Условные графические обозначения и логические функции элементов

УГО ЛЭ Наименование ЛЭ и логические функции
x1
x2 y
Элемент равнозначности (операция эквивалентности)
~ ?

A y
B Сумматор по модулю 2 (операция неравнозначности) /XOR/
?

x1 y
x2 Элемент, реализующий операцию импликация
?

x1 y
x2 Элемент "НЕ-ИЛИ" (операция штрих Шеффера)

x1
x2 y
Элемент "НЕ-И" (операция стрелка Пирса)

x1
x2
x3 y
x4
Элемент "И-ИЛИ"

x1
x2
x3 y
x4 Элемент "И-ИЛИ-НЕ"

A S

B P
A
B

0 0 1 1
0 1 0 1

P
S

0 0 0 1
0 1 1 0

Полусумматор

A S
B

C P
Сумматор

ЛЭ, приведенные в таблице 2.17, применяются для снижения числа уровней КС вычислительной техники по сравнению со схемами, построенными на элементарных ЛЭ. Так, каждый из элементов НЕ-ИЛИ, НЕ-И и И-ИЛИ заменяет соответствующую КС, состояло из трех элементарных ЛЭ. Используя элемент И-ИЛИ и два инвертора, можно реализовать операцию неравнозначности схемой, состоящей из трех элементов, в то время как КС, состоящая из элементарных ЛЭ, содержит пять элементов.
На выходе элемента И-ИЛИ у =1 тогда и только тогда, когда х1 = х2 =1 или х3 = х4 = 1; во всех остальных случаях у = 0. На выходе элемента И-ИЛИ НЕ у=0 тогда и только тогда, когда х1 = х2 =1 или х3 = х4 = 1; во всех остальных случаях у = 1.
Полусумматор представляет собой устройство, которое обеспечивает сложение двух двоичных одноразрядных чисел. Сумматор служит для сложения трех двоичных одноразрядных чисел и является одним из необходимых элементов современной вычислительной техники.
Простейшими цифровыми автоматами с памятью являются триггеры.
Триггер — это устройство последовательностного типа с двумя устойчивыми состояниями равновесия, предназначенное для записи и хранения информации. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое. При этом напряжение на его выходе скачкообразно изменяется.
Как правило, триггер имеет два выхода: прямой и инверсный. Число входов зависит от структуры и функций, выполняемых триггером, По способу записи информации триггеры делят на асинхронные и синхронизируемые (тактируемые). В асинхронных триггерах информация может записываться непрерывно и определяется информационными сигналами, действующими на входах в данный момент времени. Если информация заносится в триггер только в момент действия так называемого синхронизирующего сигнала, то такой триггер называют синхронизируемым или тактируемым. Помимо информационных входов синхронизирующие триггеры имеют тактовый вход (вход синхронизации). В цифровой технике приняты следующие обозначения входов триггеров:
S — раздельный вход установки в единичное состояние (напряжение высокого уровня на прямом выходе Q);
R — раздельный вход установки в нулевое состояние (напряжение низкогo уровня на прямом выходе Q);
D — информационный вход (на него подается информация, предназначенная для занесения в триггер);
С — вход синхронизации;
Т — счетный вход.
Наибольшее распространение в цифровых устройствах получили RS- триггеры с двумя установочными входами, тактируемый В-триггер и счетный Т- триггер.
Асинхронный RS-триггер. В зависимости от логической структуры различают RS-триггеры с прямыми и инверсными входами. Их схемы и условные обозначения приведены на рис. 2.9. Триггеры такого типа построены на двух логических элементах: 2ИЛИ — НЕ — триггер с прямыми входами (рис. 2.9,a), 2И — НЕ — триггер с инверсными входами (рис. 2.9,б). Выход каждого из элементов подключен к одному из входов другого элемента, что обеспечивает триггеру два устойчивых состояния. Таблицы истинности для каждого из этих триггеров приведены в табл. 2.18 и табл. 2.19.

Рисунок 2.9 — Схемы и условные обозначения RS-триггеров
Таблица 2.18 — Таблица истинности RS-триггера с прямыми входами

S R Q^t ^t Q^(t+1) ^(t+1)
0
1
0
1
0
1
0
1 1
0
0
1
1
0
0
1 0
0
0
0
1
1
1
1 1
1
1
1
0
0
0
0 0
1
0
*
0
1
1
* 1
0
1
*
1
0
0
*
Таблица 2.19 — Таблица истинности RS-триггера с инверсными входами

Q^t ^t Q^(t+1) ^(t+1)
0
1
0
1
0
1
0
1 1
0
0
1
1
0
0
1 0
0
0
0
1
1
1
1 1
1
1
1
0
0
0
0 1
0
*
0
1
0
*
0 0
1
*
1
0
1
*
1
В таблицах Q^t и ^t обозначают уровни, которые были на выходах триггера до подачи на его входы так называемых активных уровней. Активным называют логический уровень, действующий на входе логического элемента и однозначно определяющий логический уровень выходного сигнала (независимо от логических уровней, действующих на остальных входах). Для элементов ИЛИ — НЕ за активный уровень принимают высокий уровень, а для элементов И — НЕ — низкий уровень. Уровни, подача которых на один из входов не приводит к изменению логического уровня на выходе элемента, называют пассивным. Уровни Q^(t+1) и ^(t+1) обозначают логические уровни на выходах триггера после подачи информации на его входы.
Для триггера с прямыми входами Q^(t+1) =1 при S =1 и R =0; Q^(t+1) =0 при S=O и R=1; Q^(t+1) = Q^t при S=0 и R=0. При R=S=1 состояние триггера будет неопределенным, так как во время действия информационных сигналов логические уровни на выходах триггера одинаковы (Q^(t+1) = ^(t+1) = 0), а после окончания их действия триггер может равновероятно принять любое из устойчивых состояний. Поэтому такая комбинация является запрещенной.
Режим S = 1, R =0 называют режимом записи 1 (так как Q^(t+1) =1); режим S = 0 и R =1 — режимом записи 0. Режим S = 0, R =0 называется режимом хранения информации, так как информация на выходе остается неизменной. Для триггера с инверсными входами режим записи логической 1 реализуется при =0, =1, режим записи логического 0 — при = 1, =0. При = = 1 обеспечивается хранение информации. Комбинация = = 0 является запрещенной.
Следует, однако, отметить, что самостоятельно RS-триггеры в устройствах цифровой техники практически не используются из-за их низкой помехоустойчивости.
Тактируемый В-триггер имеет информационный выход и вход синхронизации. Одна из возможных структурных схем одноактного D -триггера и его условное обозначение показаны на рис. 2.10. Если уровень сигнала на входе С = О, состояние триггера устойчиво и не зависит от уровня сигнала на информационном входе. При этом на входы RS-триггера с инверсными входами (элементы 3 и 4) поступают пассивные уровни (S = R = 1). При подаче на вход синхронизации уровня С = 1 информация на прямом выходе будет повторять информацию, подаваемую на вход В. Таким образом, при С = 0 Q^(t+1) = Q^t, а при С =1 Q^(t+1) = D. Таблица истинности тактируемого В-триггера приведена в табл. 2.20. Здесь Q^t означает логический уровень на прямом выходе до подачи импульса синхронизации, а Q^(t+1) — логический уровень на этом выходе после подачи импульса синхронизации.

Рисунок 2.10 — Схема и условное обозначение тактируемого D-триггера
Таблица 2.20 — Таблица истинности тактируемого D-триггера

D Q Q^(t+1)
0 0 0
0 1 0
1 0 1
1 1 1
На рис. 2.11 изображены временные диаграммы тактируемого D- триггера. В таком триггере происходит задержка сигнала на выходе по отношению к сигналу, поданному на вход, на время паузы между синхросигналами. Для устойчивой работы триггера необходимо, чтобы в течение синхроимпульса информация на входе была неизменной.
Тактируемые D -триггеры могут быть с потенциальным и динамическим управлением. У первых из них информация записывается в течение времени, при котором уровень сигнала С = 1. В триггерах с динамическим управлением информация записывается только в течение перепада напряжения на входе синхронизации. Динамические входы изображают на схемах треугольником. Если вершина треугольника обращена в сторону микросхемы, то триггер "срабатывает" по фронту входного импульса, если от нее - по срезу импульса. В таком триггере информация на выходе может быть задержана на один такт по отношению к входной информации.

Рисунок 2.11 - Временные диаграммы сигналов в тактируемом D -триггере
Счетный Т - триггер (рис. 2.12,а) называют также триггером со счет--ным входом. Он имеет один управляющий вход Т и два выхода Q и Q. Информация на выходе такого триггера меняет свой знак на противоположный при каждом положительном (или при каждом отрицательном) перепаде напряжения на входе. В сериях выпускаемых микросхем Т- триггеров, как правило, нет. Но триггер такого типа может быть создан на базе тактируемого D -триггера, если его инверсный выход соединить с информационным входом (рис 2.12,6).

Рисунок 2.12- Счетный Т- триггер
Как видно из диаграммы (рис.2.12,в), частота сигнала на выходе Т-триггера в два раза ниже частоты сигнала на входе, поэтому такой триггер можно использовать как делитель частоты и двоичный счетчик.
В сериях выпускаемых микросхем есть также универсальные JK-триггеры. При соответствующем подключении входной логики JK-триггер может выполнять функции триггера любого другого типа.

<< Пред. стр. 7 (из 7) След. >>

Список литературы по разделу