Микроконтроллер 8250

ИС последовательного ассинхронного интерфейса

WD8250

ХАРАКТЕРНЫЕ ОСОБЕННОСТИ

* Спроектирована для наиболее простого подсоединения к

самым широко используемым микропроцессорам (Z-80, 8080А, 6800

и т.д.).

* Полная двойная буферизация.

* Независимое управление передачей, приемом, линиями

состояния, прерыванием.

* Программируемый генератор скорости передачи позволяет

делить любые входные синхроимпульсы на число от 1 до (2**16-1)

и производит внутренную шестнадцатикратную синхронизацию.

* Независимый ввод синхронизирующих импульсов приемника.

* Полностью программируемый последовательный интерфейс.

Характеристики:

- 5, 6, 7 или 8-ми битовые данные;

- формирование бита контроля четности или нечетности и его обнаружение;

- формирование 1, 1,5 или 2-х стоповых битов;

- формирование скорости в бодах (канал связи со скоростью до 56 Кбод);

- обнаружение ложного стартового бита;

* Полные характеристики сообщений о состоянии

* ТТL-драйвер с 3-мя состояниями для двунаправленной шины данных и шины управляющей.

* Генерация и обнаружение прерывания передачи.

* Характеристики внутреннего диагностирования

- контроль линии связи для обнаружения неисправной изоляции.

- моделирование ошибок прерывания передачи, паритета, переполнения,кадрирования.

* Полностью управляемая приоритетная система приревания.

* Единственный источник питания +5 В.

ОПИСАНИЕ

WD8250 представляет собой программируемый элемент

ассинхронной связи (ACE) в 40-контактном корпусе. Устройство

изготавливается по технологии кремнеевых затворов N/MOS.

ACE является программируемым устройством, которое

использует двунаправленную 8-ми битовую шину данных с 3-мя

состояниями.

АСЕ используется для преобразования параллельных данных в последовательный формат со стороны передачи и преобразования последовательных данных в параллельные со стороны приемника. Последовательный формат представляет собой стартовый бит для передачи и приема следующие от 5-ти до 8-ми битов данных, бит паритета ( если запрограммирован) и один, полтора (только 5-ти битовый формат) или два стоповых бита. Максимальная рекомендуемая скорость передачи данных 56 Кбод. Внутренние регистры дают возможность пользхователю программировать различные типы прерываний, сигналов управления модема и знаковые форматы. Пользователь может считывать состояние АСЕ в любое время, читая регистры состояния, прерывания и состояния модема.

Дополнительной характерной особенностью АСЕ является программируемый генератор скорости, который может делить или внутренний синхронизирующий сигнал от кварца или внешную частоту уровня TTL на число от 1 до 2**16-1.

АСЕ спроектирован для работы как в управляемой системе прерывания так и в системе опроса, которая программируется пользователем и работает под управлением программного обеспечения с использованием внутреннего регистра.

ОПИСАНИЕ КОНТАКТОВ

ВЫБОР ИМС И АДРЕСАЦИЯ РЕГИСТРОВ

Строб адреса (ADS 25-тый контакт): при низком уровне обеспечивает разрешение анализа сигналов выбора регистра (А0, А1, А2) и выбора ИМС (СS0, CS1, CS2).

Примечание: положительный фронт сигнала ADS необходим

для фиксации, когда сигналы выбора регистра (А0,

А1, А2) и выбора ИМС (CS0, CS1, CS2) могут изменять во время считывания или записи. Если ADS не используется для фиксирования, то на этот вход необходимо подать постоянный разрешающий уровень логического 0.

Выбор ИМС (CS0, CS1, CS2) контакты 12-14: для выбора ИМС входы CS0 и CS1 должны иметь высокий уровень, а CS2 - низкий. Выбор ИМС производится после фиксирования стробом адреса (ADS) или если вход ADS постоянно низкий.

Выбор регистра (А0, А1, А2) контакты 26-28: условия выбора регистра при считывании или записи см. табл. 2.

Примечание: разрядом доступа к регистрам делителя (DLAB) является самый старший разряд в регистре управления линией. DLAB должен быть запрограммирован в 1 для обеспечения доступа к регистрам делителя генератора скорости передачи.

ПРИНЦИП ДЕЙСТВИЯ WD8250

Установка ИМС в исходное состояние.

Высокий уровень на входе на 35-ом контакте устанавливает WD8250 в положение, указанное в табл. 1.

Доступ к регистрам WD8250.

Программист системы имеет доступ к любому регистру из табл. 2. Характеристики отдельных регистров приводится на следующих страницах.

Таблица 1

РЕГИСТР УПРАВЛЕНИЯ ЛИНИИ

Разряды 0 и 1: эти два разряда определяют количество битов в каждой передаваемой или принимаемой последовательности символов. Кодирование битов 0 и 1 следующее

Разряд 2: этот разряд определяет количество стоповых битов в последовательности символов. Если разряд 2 является лог.0, один стоповый бит формируется или контролируется при передаче или получении данных, соответственно. Если разряд 2 является лог.1 ( при выбранной разрядами 1 и 0 длине символа в 5-ть битов) формируется или контролируется 1,5 стоповых бита. Если разряд 2 является лог.1, при длине слова 6, 7 или 8 битов, формируется или проверяется два стоповых бита.

Разряд 3: это разряд разрешения паритета. Если бит 3 является лог.1, бит паритета формируется (передача данных) или контролируется (получение данных) между последним битом символа и стоповым битом последовательности данных (бит паритета используется для формирования четного или нечетного числа единиц при суммировании битов символа и бита паритета).

Разряд 4: этот бит является битом выбора проверки по паритету на четность. Если бит 3 является лог.1 и бит 4 является лог.0, нечетное число логических единиц передается или контролируется в битах информационного слова и бите паритета. Когда бит 3 является лог.1 и бит 4 является лог.1, передается или контролируется четное число битов.

Разряд 5: это бит фиксированного паритета. Когда бит 3 и бит 5 являются лог.1, бит паритета передается и затем определяется приемником в противоположном режиме, указанном битом 4.

Разряд 6: это бит управления прерыванием передачи. Когда бит 6 является лог.1, последовательный выход (SOUT) устанавливается в состояние пробела (лог.0) и находится в этом состоянии (до установки и исходное состояние битом 6 низкого уровня) независимо от других сигналов управления передачи. Эта особенность позволяет ЦПУ подключать терминал в систему связи ЭВМ.

Разряд 7: это бит доступа к регистру делителя ( DLAB ). Он должен быть на высоком уровне (лог.1) для доступа к регистрам делителя генератора скорости передачи при считывании или записи. Он должен быть на низком уровне (лог.0) для доступа к буферу приемника, регистру хранения информации передатчика или регистру разрешения прерывания.

ПРОГРАММИРУЕМЫЙ ГЕНЕРАТОР СКОРОСТИ ПЕРЕДАЧИ

Этот генератор может принимать любой входной

синхронизирующий сигнал ( до 3,1 МГц ) и делить его на любое

число от 1 до 2**16-1. Частота выхода генератора - 16 умножить

на скорость передачи в бодах. Два 8-ми битовых регистра хранят

число - делитель в 16-ти битовом двоичном коде. Эти регистры

делителя надо загрузить во время инициализации для обеспечения

требуемого режима работы генератора. При загрузке любого

регистра делителя, немедленно загружается 16-ти битовый

счетчик бодов. Это предотвротит работу счетчика без исходной

загрузки. Таблицы 3 и 4 иллюстрируют использование генератора

с двумя различными ведущими частотами.

Таблица 3 - использование кварца 1,8432 МГц.

Таблица 4 - использование кварца 3,072 МГц.

Примечание: максимальная частота генератора - 3,1 МГц. При использовании делителя 6 и меньших делителей, максимальная частота равна 1/2 значения делителя в МГц. Например, если делитель равен 1, максимальная частота равняется 1/2 МГц. Скорость передачи данных не должна превышать 56 Кбод.

Таблица 3

Применение кварца 1,8432 МГц в генераторе скорости передачи

Примечание: 1,8432 МГц - это стандартная частота 8080, деленная на 10.

Таблица 4

Применение кварца 3,072 МГц в генераторе скорости передачи

РЕГИСТР СОСТОЯНИЯ ЛИНИИ

Этот 8-ми битовый регистр предоставляет ЦПУ информацию о передаче данных. Формат регистра представлен в табл.2 и описан ниже.

Разряд 0:этот бит - индикатор готовности данных приемника (DR).Бит 0 устанавливается в состояние лог. 1, когда принят весь поступающий символ и передан на буферный регистр приемника.Бит 0 может быть сброшен в состояние лог. 0 либо при чтении ЦПУ данных в буферном регистре приемника, либо при записи ЦПУ лог. 0 в этот бит.

Разряд 1:этот бит является индикатором ошибки переполнения (ОЕ).Бит 1 указывает на то, что данные в буферном регистре приемника не были считаны ЦПУ до передачи следующего символа в буферный регистр приемника, разрушая этим предыдущий символ. Индикатор ОЕ сбрасывается при чтении ЦПУ содержимого регистра состояния линии.

Разряд 2:этот бит является индикатором ошибки паритета (PE). Бит 2 указывает на то, что символ принятых данных не имеет правильного четного или нечетного паритета, в соответствии с установленным битом выбора паритета. Бит РЕ устанавливается в состояние лог. 1 при обнаружении ошибки паритета и сбрасывается в лог. 0, когда ЦПУ считывает содержимое регистра состояния линии.

Разряд 3:этот бит является индикатором ошибки кадра (FE). Бит 3 указывает на то, что принятый знак не имеет истинного бита останова. Бит 3 устанавливается в лог. 1, когда бит останова, следующий за последним битом данных или битом паритета распознается как нулевой бит (уровень пробела).

Разряд 4:этот бит является индикатором прерывания передачи (BI). Бит 4 устанавливается в состояние лог. 1, если вход принимаемых данных удерживается в состоянии пробела (лог. 0) в течении времени, превышающего время передачи полного символа (т.е., общее время старт-бита + биты данных + паритет + биты останова). Примечание: Биты 1-4 идентифицируют ошибки, которые формируют

прерывание по состоянию линии приема при обнаружении

соответствующих условий.

Разряд 5:этот бит является индикатором "регистр хранения передатчика пуст" (THRE). Он указывает на то, что WD8250 готов принять новый символ для передачи. Кроме того, этот бит вызывает формирование WD8250 прерывания для ЦПУ, когда установлен высокий уровень разрешения прерывания по ситуации "регистр хранения передатчика пуст". Бит THRE устанавливается в состояние лог. 1, когда символ передан с регистра хранения передатчика на сдвиговый регистр передатчика. Бит сбрасывается в лог. 0 одновременно с загрузкой регистра хранения передатчика ЦПУ.

Разряд 6:этот бит является индикатором "сдвиговый регистр передатчика пуст" (TSRS). Бит 6 устванавливается в лог. 1, когда сдвиговый регистр передатчика бездействует. Он сбрасывается в состояние лог. 0, когда данные переданы с регистра хранения передатчика на сдвиговый регистр передатчика. Бит 6 - бит только чтения.

Разряд 7:этот бит постоянно установлен в состояние лог. 0.

РЕГИСТР ИДЕНТИФИКАЦИИ ПРЕРЫВАНИЯ

WD8250 имеет встроенную в ИМС возможность прерывания, которая обеспечивает гибкость при сопряжении наиболее часто используемых микропроцессоров, что позволяет использовать минимальный объем программного обеспичения при передаче символов данных при разделении прерываний WD8250 по приоритету на 4 уровня. Среди них - следующие условия формирования прерывания:

- состояние линнии приема (приоритет 1),

- готовность принимаемых данных (приоритет 2),

- регистр хранения передатчика пуст (приоритет 3),

- состояние модема (приоритет 4).

Информация, указывающая на то, что прерывание

упорядоченное по приоритету ждет,и указывающая на источник

этого прерывания записана в регистре идентификации прерывания

(см. табл. 5).При адресации регистра идентификации прерывания

(IIR) на время обращения к ИМС замораживается состояние самого

высокого по преоритету прерывания, а другие прерывания не

подтверждаются до тех пор, пока предыдущее прерывание не будет

обслужено ЦПУ. Содержимое IIR представлено в табл. 2 и

описывается ниже.

Разряд 0: этот бит может использоваться при программном опросе и указывает на ожидание прерывания. Когда бит 0 - лог. 0, прерывание ожидает, а содержимое IIR может использоваться в качестве указателя типа прерывания для программы обслуживания прерывания. Когда бит 0 - лог. 1, ожидающего прерывания нет, и опрос продолжается (если он используется).

Разряды 1 и 2 : эти два бита IIR используются для идентификации старшего по приоритету прерывания, находящегося в ожидании (см. табл. 5).

Разряды 3 - 7: эти 5-ть битов IIR всегда в состоянии лог. 0.

Таблица 5

Функции управления прерыванием

РЕГИСТР РАЗРЕШЕНИЯ ПРЕРЫВАНИЯ

Этот 8-ми разрядный регистр разрешает каждому из 4 источников прерывания WD8250 в отдельности формировать выходной сигнал прерывания (INTRPT). Возможно полностью отключить систему прерывания, сбросив биты 0 - 3 регистра разрешения прерывания в состояние лог. 0. Подобно этому устанавливая соответствующие биты этого регистра в состояние лог. 1, могут быть разрешены выбранные прерывания. Отключая систему прерывания, мы отключаем регистр идентификации прерывания и активный (высокий) уровень выходного сигнала INTRPT. Все другие функции ИМС действуют, как обычно, включая установку регистра состояния, регистров состояния линий и модема. Содержимое регистра разрешения прерывания представлено в табл. 2 и описано ниже.

Разряд 0: этот бит разрешает прерывание по наличию принятых данных, если он установлен в состояние лог. 1.

Разряд 1: этот бит разрешает прерывание,когда регистр хранения передатчика пуст, и он установлен в состояние лог. 1.

Разряд 2: этот бит разрешает прерывание по состоянию линии приема, когда он установлен в состояние лог. 1.

Разряд 3: этот бит разрешает прерывание по состоянию модема при установке его в состояние лог. 1.

Разряды 4 - 7: эти 4 бита всегда установлены в состояние лог. 0.

РЕГИСТР УПРАВЛЕНИЯ МОДЕМОМ

Восьмиразрядный регистр управляет интерфейсом с утройством сопряжения, или модемом, или перефирийным устройством, иммитирующим модем. Содержимое регистра управления модемом представлено в табл. 2 и описано ниже.

Разряд 0: этот бит управляет выходом готовности терминала данных (DTR). Когда бит 0 устанавливается в состояние лог. 1, выход DTR принудительно устанавливается в состояние лог. 0. Когда бит 0 сбрасывается в состояние лог. 0, выход DTR устанавливается в состояние лог. 1.

Примечание: выход DTR WD8250 может подаваться на

инвертирующий линейный драйвер (такой как DS1488)

для получения выхода нужной полярности на

подключаемом модеме или устройстве сопряжения. Разряд 1: этот бит управляет выходом запроса передачи (RTS).

Бит 1 действует на выход аналогично биту 0.

Разряд 2: этот бит управляет сигналом "выход 1" (OUT1), который является вспомогательным выходом, определяемым пользователем. Бит 2 действует на выход аналогично биту 0.

Разряд 3: этот бит управляет сигналом "выход 2" (OUT2), который является вспомогательным выходом, определяемым пользователем. Бит 3 действует на выход аналогично биту 0.

Разряд 4: этот бит обеспечивает зацикливание для

диагностического тестирования WD8250. Когда бит 4

устанавливается в состояние лог. 1, происходит следующее:

выход передатчика (SOUT) устанавливается в состояние лог.1

(высокий уровень); вход приемника (SIN) отключается; выход

сдвигового регистра передатчика замыкается на вход здвигового

регистра приемника; 4-ре управляющих входа модема (CTS, DSR,

RLSD, RI) отключаются; 4-ре управляющих выхода модема (DTR, RTS, OUT1, OUT2) внутренне подключаются к 4-м управляющим входам модема. В диагностическом режиме передаваемые данные принимаются немедленно. Это позволяет процессору проверить передающие и принимающие каналы данных WD8250.

В диагностическом режиме работают прерывания приемника и передатчика. Прерывания по состоянию модема выполняются так же, но источником прерывания теперь являются 4 младших бита регистра управления модемом, а не 4-ре входа управления модема. Прерывания управляются регистром разрешения прерываний. Система прерывания WD8250 может быть проверена записью в 6-ть младших битов регистра состояния линии и 4-ре младших бита регистра состояния модема. Установка этих битов в состояние лог. 1 (любого из них) формирует соответствующее прерывание, если оно разрешено. Сброс этих прерываний происходит так же, как и при нормальной работе WD8250. Для возвращения к реальной работе регистры должны быть перепрограммированы для нормальной работы, а затем бит 4 должен быть сброшен в состояние лог. 0.

Разряды 5 - 7: эти биты постоянно установлены в состояние лог. 0.

РЕГИСТР СОСТОЯНИЯ МОДЕМА

Этот 8-ми разрядный регистр обеспечивает чтение текущего состояния управляющих линий от модема (или перефирийного устройства) на ЦПУ. Кроме этой информации о текущем состоянии 4-ре бита регистра состояния модема обеспечивают информацию об изменении этого текущего состояния. Эти биты устанавливаются в состояние лог. 1, когда управляющий вход от модема меняет состояние. Они сбрасываются в состояние лог. 0, когда ЦПУ читает регистр состояния модема. Содержимое регистра состояния модема приведено в табл. 2 и описано ниже.

Разряд 0: этот бит является индикатором изменения сигнала готовности к передаче (DCTS). Бит 0 указывает, что вход CTS в ИМС изменил состояние по отношению к тому, как он в предыдущий раз был считан ЦПУ.

Разряд 1: этот бит - индикатор изменения сигнала готовности терминала данных (DDSR). Бит 1 указывает, что вход DSR в ИМС изменил состояние по отношению к тому, как он в предыдущий раз считывался ЦПУ.

Разряд 2: этот бит - детектор заднего фронта индикатора вызова (TERI). Бит 2 указывает на то, что вход RI в ИМС изменился с ON (лог.1) на OFF (лог.0).

Разряд 3: этот бит - индикатор изменения детектора принятого линейного сигнала канала данных (DRLSD). Бит 3 указывает на изменение состояния входа RLSD в ИМС. Примечание: когда биты 0, 1, 2 или 3 установлены в состояние лог. 1, генерируется прерывание по состоянию модема.

Разряд 4: этот бит - дополнение ко входу "готов для передачи" (CTS).

Разряд 5: этот бит - дополнение входа готовности терминала данных (DSR).

Разряд 6: этот бит - дополнение входа "индикатор вызова" (RI).

Разряд 7: этот бит - дополнение входа "детектор принимаемого линейного сигнала" (RLSD).

Таблица 2

Доступные регистры WD8250

--------------------------------------------------------------

| Адрес регистра 0 DLAB 0 | Адрес регистра 0 DLAB 0

*Разряд 0 является найменьшим значащим разрядом, передаваемым или принимаемым.

--------------------------------------------------------------

| Адрес регистра 1 DLAB 0

----------------------------------------------------- N бита | Регистр разрешения прерывания

Вместе с этим смотрят:

80386 процессор

Access

Intel

Internet

Internet в России