АЦП для измерения формы случайного электрического сигнала

Страница 2

Построение АЦП по полностью параллельной схеме позволяет получить максимальное быстродействие при минимальной динамической погрешности без использования внешней схемы выборки хранения во всем диапазоне частоты преобразования.

Выходные уровни и уровни управляющих сигналов АЦП соответствуют уровням ТТЛ.

Конструктивно ИС КР1107ПВ2изготовлена в металлокерамическом корпусе с 64 выводами типа 2136.64-1. Особенностью корпуса является наличие радиатора, выполненного в виде анодированной пластины из аллюминевого сплава. Такая конструкция обеспечивает работу микросхемы в диапазоне температур –10 ¸ +70 °С.

Назначение выводов ИС КР1107ПВ2

Опорное напряжение U1

Вход (аналоговый сигнал)

Общий (аналоговая земля)

Вход корректировки нелинейности

Опорное напряжение U2

Напрежение питания Uп1

Общий (цифровая земля)

Тактовый сигнал

Выход 8 (младший разряд)

Выход 7

Выход 6

Выход 5

Управление выходным кодом, вход 2

Выход 4

Выход 3

Выход 2

Выход 1 (старший разряд)

Управление выходным кодом, вход 1

Напряжение питания Uп2

13, 15, 16, 18, 20

14, 19

28, 43

29, 42

47-50

Основные электрические параметры

-10-

Напрежение питания Uп1

Напрежение питания Uп2

Выходное напряжение высокого уровня

Выходное напряжение низкого уровня

Напрежение смещения "0" на выходе

Абсолютная погрешность преобразования в конечной точке шкалы

Дифференциальная нелинейность

Напрежение источника U1

Напряжение источника U2

Максимальное время преобразования

Максимальная частота преобразования

Апертурная неопределенность

Входная ёмкость

5В

-6В

>2.4B

>0.4B

-0.1¸0.1B

-1¸1 ЕМР

-0.1¸0.1B

-2В

<100нS

£20МГц

<60пS

<300пФ

Обобщенная схема паралелльного АЦП КР1107ПВ2 представлена на рисунке 5.1 /3/

ОБОБЩЕННАЯ СХЕМА ПАРАЛЛЕЛЬНОГО АЦП

Рис. 5.1

-11-

Микросхема состоит из резистивного делителя опорных напряжений, 256 стробируемых компараторов, дешифратора кодов компараторов, логических схем управления выходным кодом и выходного регистра хранения.

Виды выходных кодов и соответствующие им уровни напряжений на входах 36 и 41 представлены в таблице 5.1

Таблица 5.1

Таблица выходных кодов АЦП КР1107ПВ2

ТИП КОДА

Логические уровни

Прямой двоичный

Обратный двоичный

Прямой с дополнением до двух

Обратный с дополнением до двух

-12-

6. КПУ "ЭЛЕКТРОНИКА 2702"

Универсальный программируемый контроллер "ЭЛЕКТРОНИКА 2702" построен на основе микропроцессора К580ВМ80, содержит в своем составе два контроллера ввода-вывода, два программируемых таймера, контроллер прямого доступа к памяти, контроллер прерываний, микросхемы постоянной и оперативной памяти, схемы логики управления. Управление контроллера осуществляется с клавиатуры, результаты отображаются на дисплее.

Контроллер оперирует восьмибитным параллельным кодом, имеет сорок восемь двунаправленных программируемых канало ввода-вывода. Контроллер может осуществлять следующие операции:

1. Опрос портов ввода-вывода и запись информации из них в ОЗУ.

2. Запись в порты ввода-вывода информации из ОЗУ.

3. Все операции с памятью характерные для процессора К580ВМ80 и

определяемые набором его команд.

-13-

7. ПРОГРАММ РАБОТЫ КОНТРОЛЛЕРА

Программа, обеспечивающая работу контроллера и АЦП должна:

1. Предусматривать программное изменение выходного кода АЦП.

2. Стробировать АЦП и записывать результаты в ОЗУ с заданной программно

частотой.

3. Предусматривать программное изменение памяти, отводимой для записи

сигнала.

4. Опрашивать один из портов в ожидании сигнала начала преобразования.

5. Сбрасывать схему запуска в исходное состояние выставлением в одном из

каналов порта сигнала готовности.

Блок-схема программы представленна на рис. 7.1

Полный листинг программы с пояснениями приведен ниже

Установление режима работы адаптера

"1" в бит С5 порта РС – сброс триггера сигнал готовности

Выделен бит С7, если А=0 нет пуска – ожидание

А¹0 – пуск

Начало области памяти под запись

03 - тип выходного кода

40 – сигнал стробируемый в бите С6

Оставлен сигнал вида выходного кода

Не сброшен сигнал стробирования

Опрос порта РВ, запись из него данных в ОЗУ с адресом в HL

Программа временной задержки для стробирования

АЦП

ХХ = 01H TCИ = 1 mS

ХХ = 10H TCИ = 10 mS

ХХ = 1FH TCИ = 100 mS

ХХ = 2EH TCИ = 1 Ms

Проверка конца памяти, адрес в Н 2900

MVI A, 8A;

OUT F7 ;

MVI A, 20;

OUT F6 ;

M1: IN F6 ;

ANI A, 80;

JN M1 ;

LXI H, 2200;

M3: MVI A, 43;

OUT F6 ;

MVI 03 ;

OUT F6 ;

IN F5 ;

MOV M, A;

M2: MVI B, XX;

DCR B ;

NOP ;

JNZ M2 ;

MVI A, 29;

CMP H ;

INX H ;

JNZ M3 ;

HALT

-14-

БЛОК – СХЕМА ПРОГРАММЫ РАБОТЫ АЦП

Рис. 7.1

-15-

ЗАКЛЮЧЕНИЕ

В результате проделанной работы спроектировано восьмиразрядное параллельное АЦП для наблюдения формы случайного сигнала, снимаемого с ФЭУ. Данные с АЦП через программируемый контроллер могут передаваться в микропроцессорную систему компьютера для наблюдения и обработки. Установка соответствует заданным техническим условиям, позволяет обрабатывать входные сигналы отрицательной полярности амплитудой от 0 до –2 В и длительностью более 10mS. Выходные данные представляются восьмиразрядным кодом с максимальной погрешностью по амплитуде не более 5% и по длительности не более 3%.

-16-

Приложение 1

БУФЕРНЫЙ УСИЛИТЕЛЬ
Поз. обозн.	ОБОЗНАЧЕНИЕ	Кол-во	Примечание

	ТРАНЗИСТОРЫ
DA1	КТС 3101А	1
VT1-VT3	КТ 315Г	3
VT4	КП 103Е	1
VT5,VT6	КТ 315Г	2
	ДИОДЫ
VD1,VD2	КС 170А	2
VD3	КД 521	1
VD4	КС 170А	2
	КОНДЕНСАТОРЫ
C1-C3	Н70 –0,15 ±10% х160В	3
C4,C5	Н50-6 –50,0 ±10% х20В	2
C6,C7	Н70 –0,15±10% х160В	2
	РЕЗИСТОРЫ
R1	МЛТ-0,25-1,2К ±10%	1
R2,R3	МЛТ-0,25-620 ±10%	2
R4	СП4-1б–330 ±10%	1
R5	МЛТ-0,25-620 ±10%	1
R6	МЛТ-0,25-330 ±10%	1
R7	МЛТ-0,25-3 К ±10%	1
R8	МЛТ-0,25-47 ±10%	1
R9	МЛТ-0,25-11 ±10%	1
R10	МЛТ-0,25-47 ±10%	1
R11	МЛТ-0,25-11 ±10%	1
R12	МЛТ-0,25-3,6К ±10%	1
R13	МЛТ-0,25-1,8К ±10%	1
R14	МЛТ-0,25-470 ±10%	1
R15	МЛТ-0,25-1,8К ±10%	1
R16	МЛТ-0,25-30 ±10%	1
R17	МЛТ-0,25-1,3К ±10%	1
R18	МЛТ-0,25-43 ±10%	1
R19	МЛТ-0,25-8,2 ±10%	1
R20	МЛТ-0,25-82 ±10%	1