16-разрядный генератор псевдослучайных чисел
16-разрядный генератор псевдослучайных чисел
Содержание |
Введение
1. Основная часть
1.1 Схемотехническая часть
1.1.1 Перечень элементов
1.1.2 Описание работы используемых элементов
1.1.3 Описание работы схемы
1.2 Программная часть
1.2.1 Алгоритм
1.2.2 Листинг программы
2. Быстродействие
3. Себестоимость
4. Надежность
Заключение
Список используемой литературы
Приложение
Графическая часть на одном листе формата А3. |
3
4
4
4
4
6
8
8
10
11
12
13
14
15
|
Введение
С момента своего создания компьютеры всё больше и больше проникают в нашу жизнь. Они находят своё применение, как в быту, так и на производстве. В автоматизированных цехах и заводах широко применяется оборудование с использованием микропроцессоров и микроЭВМ. Их использование в составе промышленного оборудования обеспечивает снижение его стоимости по сравнению с системами на элементах малой и средней степени интеграции.
В своей курсовой работе я попытался показать, как можно реализовать на элементах простой логики довольно сложную функцию – генерацию случайного числа. Свою задачу я построил как на аппаратной, так и на программной основе. Программная часть реализована для центрального процессорного элемента КР580ИК80А являющегося функционально законченным однокристальным параллельным 8-ми разрядным микропроцессором с фиксированной системой команд.
Курсовая работа включает в себя расчет себестоимости, надежности и быстродействия спроектированного продукта.
1. Основная часть
1.1 Схемотехническая часть
1.1.1 Перечень элементов
Таблица 1
|
DD1, DD2, DD3, DD4 |
К555ИР16 |
|
DD5, DD13 |
К555ЛП5 |
|
DD6, DD7, DD8, DD9 |
К555ЛЛ1 |
|
DD10, DD11, DD12 |
К555ЛА7 |
|
DD14, DD15, DD16 |
К555ЛН1 |
|
R1, R2 |
4 кОм |
|
R3 |
700 Ом |
|
VD1, VD2, VD3, VD4, VD5, VD6, VD7, VD8, VD9,VD10, VD11, VD12, VD13, VD14, VD15, VD16 |
АЛ307Г |
1.1.2 Описание работы используемых элементов
К555ИР16
Микросхема К555ИР16 — четырех разрядный регистр сдвига влево с последовательно-параллельным вводом и параллельным выводом информации. Запись и сдвиг информации разрешены по срезу импульса на шине синхронизации С. При высоком уровне сигнала на входе С, регистр сохраняет предшествующее состояние.
Регистр имеет вход последовательного ввода информации D, четыре информационных входа D0-D3, вход выбора режима V и вход разрешения считывания.
При низком уровне сигнала на входе выбора режима V регистр подготовлен к выполнению операции последовательного сдвига, на входе D при наличии сигнала на входе синхронизации С. При высоком уровне сигнала на входе D разрешена запись начального кода входов поразрядной информации. Для операции последующего сдвига сигнала от состояния начального кода необходимо на входящую информацию последовательного входа D подать низкий уровень сигнала. Считывание информации разрешено при высоком уровне на входе разрешения W. При низком уровне на входе W выходы регистра Q находятся в выключенном состоянии. Регистр может осуществлять операцию сдвига вправо при внешнем объединении выходов со входами поразрядной информации от старшего разряда к младшему. Состояние регистра описывает табл. 2.
Ток потребления микросхемы К555ИР16 29 мА, максимальная частота 30 МГц. Выходной ток короткого замыкания буферного каскада составляет 30 . . . 100 мА.
Таблица 2
|
Входы |
Выходы |
|
W |
V |
C |
D |
D0 |
D1 |
D2 |
D3 |
Q1 |
Q2 |
Q2 |
Q3 |
|
H |
H |
H |
X |
X |
X |
X |
X |
q0 |
q1 |
q2 |
q3 |
|
H |
H |
¯ |
X |
d0 |
d1 |
d2 |
d3 |
d0 |
d1 |
d2 |
d3 |
|
H |
H |
¯ |
X |
q’1 |
q’2 |
q’3 |
d3 |
q’1 |
q’2 |
q’3 |
d3 |
|
H |
L |
H |
X |
X |
X |
X |
X |
q0 |
q1 |
q2 |
q3 |
|
H |
L |
¯ |
H |
X |
X |
X |
X |
H |
q0 |
q1 |
q2 |
|
H |
L |
¯ |
L |
X |
X |
X |
X |
L |
q0 |
q1 |
q2 |
|
L |
X |
X |
X |
X |
X |
X |
X |
Z |
Z |
Z |
Z |
К555ЛП5 Таблица 3 |
Четыре двухвходовых логических элемента Исключающее ИЛИ. Состояние выходов микросхемы при различных водных сигналах приведена в табл. 3. Данная таблица состояний | | Входы |
Выход |
|
H |
L |
L |
|
L |
L |
H |
|
H |
H |
Н |